【儀表網(wǎng) 研發(fā)快訊】近日，二維半導(dǎo)體芯片取得里程碑式突破。復(fù)旦大學(xué)集成芯片與系統(tǒng)全國(guó)重點(diǎn)實(shí)驗(yàn)室周鵬、包文中聯(lián)合團(tuán)隊(duì)成功研制全球首款基于二維半導(dǎo)體材料的32位RISC-V架構(gòu)微處理器“無(wú)極(WUJI)”。
 

　　該成果突破二維半導(dǎo)體電子學(xué)工程化瓶頸，首次實(shí)現(xiàn)5900個(gè)晶體管的集成度，是由復(fù)旦團(tuán)隊(duì)完成、具有自主知識(shí)產(chǎn)權(quán)的國(guó)產(chǎn)技術(shù)，使我國(guó)在新一代芯片材料研制中占據(jù)先發(fā)優(yōu)勢(shì)，為推動(dòng)電子與計(jì)算技術(shù)進(jìn)入新紀(jì)元提供有力支撐。
 

　　相關(guān)成果于北京時(shí)間4月2日晚間以《基于二維半導(dǎo)體的RISC-V 32比特微處理器》(“A RISC-V 32-Bit Microprocessor Based on Two-dimensional Semiconductors”)為題發(fā)表于《自然》(Nature)主刊。
 

　　115→5900實(shí)現(xiàn)二維邏輯芯片最大規(guī)模驗(yàn)證紀(jì)錄
 

　　面對(duì)摩爾定律逼近物理極限的全球性挑戰(zhàn)，具有單個(gè)原子層厚度的二維半導(dǎo)體是目前國(guó)際公認(rèn)的破局關(guān)鍵，科學(xué)家們一直在探索如何將二維半導(dǎo)體材料應(yīng)用于集成電路中。
 

　　十多年來(lái)，國(guó)際學(xué)術(shù)界與產(chǎn)業(yè)界已掌握晶圓級(jí)二維材料生長(zhǎng)技術(shù)，成功制造出擁有數(shù)百個(gè)原子長(zhǎng)度、若干個(gè)原子厚度的高性能基礎(chǔ)器件。但是在復(fù)旦團(tuán)隊(duì)取得新突破之前，國(guó)際上最高的二維半導(dǎo)體數(shù)字電路集成度僅為115個(gè)晶體管，由奧地利維也納工業(yè)大學(xué)團(tuán)隊(duì)在2017年實(shí)現(xiàn)。
 

　　核心難題在于，要將這些原子級(jí)精密元件組裝成完整的集成電路系統(tǒng)，依舊受制于工藝精度與規(guī)模勻性的協(xié)同良率控制。經(jīng)過(guò)五年攻關(guān)，復(fù)旦團(tuán)隊(duì)將芯片從陣列級(jí)或單管級(jí)推向系統(tǒng)級(jí)集成，基于二維半導(dǎo)體材料(二硫化鉬MoS2)制造的32位RISC-V架構(gòu)微處理器“無(wú)極(WUJI)”成功問(wèn)世。
 

　　該芯片通過(guò)自主創(chuàng)新的特色集成工藝，以及開源簡(jiǎn)化指令集計(jì)算架構(gòu)(RISC-V)，集成5900個(gè)晶體管，在國(guó)際上實(shí)現(xiàn)二維邏輯芯片最大規(guī)模驗(yàn)證紀(jì)錄。
 

　　“反相器是一個(gè)非?；A(chǔ)且重要的邏輯電路，它的良率直接反映了整個(gè)芯片的質(zhì)量。”復(fù)旦大學(xué)微電子學(xué)院教授周鵬介紹，二維材料不像硅晶圓可以通過(guò)直拉法生長(zhǎng)出高質(zhì)量的大尺寸單晶，而是需要通過(guò)化學(xué)氣相沉積(CVD)法來(lái)生長(zhǎng)，這就導(dǎo)致了材料本身的缺陷和不均勻性。本項(xiàng)研究中的反相器良率高達(dá)99.77%，具備單級(jí)高增益和關(guān)態(tài)超低漏電等優(yōu)異性能，這是一個(gè)工程性的突破。
 

將ENIAC和Intel 4004 以及無(wú)極誕生年實(shí)現(xiàn)了加法上的運(yùn)算聯(lián)系
 

　　“我們要確保每一道工藝都能與其他步驟無(wú)縫銜接，從而實(shí)現(xiàn)最高良率和最佳性能。”論文共同第一作者、微電子學(xué)院直博生敖明睿介紹，團(tuán)隊(duì)制造了900個(gè)反相器陣列，每個(gè)陣列包含30×30個(gè)反相器。經(jīng)過(guò)嚴(yán)格測(cè)試，發(fā)現(xiàn)其中898個(gè)反相器的邏輯功能完好無(wú)損，翻轉(zhuǎn)電壓和爭(zhēng)議值都非常理想，領(lǐng)先于同類研究。
 

　　“如果把制造硅基芯片比作在石頭上雕刻，那么二維芯片就是在一塊豆腐上雕花。”微電子學(xué)院研究員包文中打比方道，二維半導(dǎo)體作為一種最薄的半導(dǎo)體形態(tài)，必須采用更溫和、精細(xì)的工藝方法進(jìn)行“雕刻”。
 

　　團(tuán)隊(duì)通過(guò)柔性等離子(Plasma)處理技術(shù)等低能量工藝，對(duì)二維半導(dǎo)體表面進(jìn)行加工，從而避免了高能粒子對(duì)材料造成的損害，充分發(fā)揮出二維半導(dǎo)體的優(yōu)勢(shì)，也確保芯片質(zhì)量。
 

　　AI for Science高效篩選最優(yōu)工藝參數(shù)組合
 

　　二維半導(dǎo)體芯片制作涉及上百道工藝，每步工藝之間還存在相互影響，這些工藝參數(shù)變量聯(lián)立起來(lái)的組合幾乎是天文數(shù)字。這也是二維半導(dǎo)體研發(fā)的最大難點(diǎn)。
 

　　“單靠人工調(diào)整參數(shù)幾乎是不可能任務(wù)。”包文中介紹，在二維半導(dǎo)體領(lǐng)域，研發(fā)工藝參數(shù)的復(fù)雜性遠(yuǎn)超傳統(tǒng)硅基工藝。如何才能確保每一道工藝步驟都能與其他步驟協(xié)同工作？面對(duì)這一挑戰(zhàn)，AI for Science提供了新的解法。
 

　　早在2021年，團(tuán)隊(duì)曾在《自然·通訊》(Nature Communications)上發(fā)表了一篇文章(https://www.nature.com/articles/s41467-021-26230-x)，探討采用機(jī)器學(xué)習(xí)方法優(yōu)化工藝參數(shù)，此次研究正是在這一基礎(chǔ)上發(fā)展而來(lái)。“我們?cè)谇捌诜e累了大量工藝參數(shù)，讓AI計(jì)算出最佳工藝配方。如果沒(méi)有這些前期的數(shù)據(jù)積累，AI的效果就會(huì)大打折扣。”敖明睿說(shuō)。
 

　　通過(guò)“原子級(jí)界面精準(zhǔn)調(diào)控+全流程AI算法優(yōu)化”的雙引擎，團(tuán)隊(duì)實(shí)現(xiàn)了從材料生長(zhǎng)到集成工藝的精準(zhǔn)控制，在短時(shí)間內(nèi)篩選出最優(yōu)的工藝參數(shù)組合，大大提高了實(shí)驗(yàn)效率。
 

　　以接觸層的工藝優(yōu)化為例，團(tuán)隊(duì)收集了大量歷史數(shù)據(jù)，包括不同條件下接觸電阻的變化情況。將這些數(shù)據(jù)輸入AI模型之后，AI模型能在研究人員的指示下，根據(jù)已有數(shù)據(jù)預(yù)測(cè)最優(yōu)的接觸層生長(zhǎng)參數(shù)和摻雜濃度。在后道工藝中，團(tuán)隊(duì)也應(yīng)用了AI技術(shù)，涉及多個(gè)步驟的精確耦合調(diào)控，確保每步操作達(dá)到最佳效果。
 

　　成果產(chǎn)品具備單級(jí)高增益和關(guān)態(tài)超低漏電等優(yōu)異性能。通過(guò)嚴(yán)格的自動(dòng)化測(cè)試設(shè)備測(cè)試，團(tuán)隊(duì)驗(yàn)證了在1 kHz時(shí)鐘頻率下，千門級(jí)芯片可以串行實(shí)現(xiàn)37種32位RISC-V指令，滿足32位RISC-V整型指令集(RV32I)要求。其集成工藝優(yōu)化程度和規(guī)?；娐返尿?yàn)證結(jié)果，均達(dá)到了國(guó)際同期最優(yōu)水平。
 

　　“這表明我們的芯片不僅可以進(jìn)行簡(jiǎn)單的邏輯運(yùn)算，還能執(zhí)行復(fù)雜的指令集。”論文共同第一作者、微電子學(xué)院直博生周秀誠(chéng)說(shuō)。
 

　　全鏈條自主研發(fā)達(dá)到國(guó)際領(lǐng)先水平
 

　　RISC-V作為一種開源簡(jiǎn)化指令集計(jì)算架構(gòu)，已逐漸成為當(dāng)前芯片研發(fā)領(lǐng)域的主流選擇。本次研發(fā)的芯片正是采用RISC-V架構(gòu)作為設(shè)計(jì)基礎(chǔ)。
 

　　“我們的最終目標(biāo)是將技術(shù)送到千家萬(wàn)戶，建立開放兼容的用戶生態(tài)。”微電子學(xué)院研究員韓軍在本次工作中負(fù)責(zé)RISC-V架構(gòu)設(shè)計(jì)。他介紹，選擇這一架構(gòu)意味著對(duì)接全球技術(shù)標(biāo)準(zhǔn)且無(wú)需依賴封閉架構(gòu)，未來(lái)可自主構(gòu)建用戶生態(tài)，不受制于國(guó)外廠商的架構(gòu)和IP專利。
 

　　在團(tuán)隊(duì)開發(fā)的二維半導(dǎo)體集成工藝中，70%左右的工序可直接沿用現(xiàn)有硅基產(chǎn)線成熟技術(shù)，而核心的二維特色工藝也已構(gòu)建包含20余項(xiàng)工藝發(fā)明專利，結(jié)合專用工藝設(shè)備的自主技術(shù)體系，為產(chǎn)業(yè)化落地鋪平道路。
 

　　下一步，團(tuán)隊(duì)將進(jìn)一步提高芯片集成度，尋找并搭建穩(wěn)定的工藝平臺(tái)，為未來(lái)開發(fā)具體的應(yīng)用產(chǎn)品打下基礎(chǔ)。周鵬提到，在實(shí)時(shí)信號(hào)處理方面，二維半導(dǎo)體芯片有望適用于物聯(lián)網(wǎng)、邊緣算力、AI推理等前沿計(jì)算場(chǎng)景。
 

　　當(dāng)前，國(guó)際上對(duì)二維半導(dǎo)體的研究仍在起步階段，尚未實(shí)現(xiàn)大規(guī)模應(yīng)用。在全球半導(dǎo)體領(lǐng)域競(jìng)爭(zhēng)日益激烈的背景下，本次成果意味著中國(guó)有機(jī)會(huì)在二維半導(dǎo)體材料上取得領(lǐng)先優(yōu)勢(shì)。
 

　　“我們希望通過(guò)持續(xù)的技術(shù)創(chuàng)新和應(yīng)用拓展，搶占這一領(lǐng)域的制高點(diǎn)。”周鵬說(shuō)。
 

　　復(fù)旦大學(xué)集成芯片與系統(tǒng)全國(guó)重點(diǎn)實(shí)驗(yàn)室、浙江紹芯實(shí)驗(yàn)室(紹興復(fù)旦研究院)、微電子學(xué)院周鵬和包文中為論文通訊作者，博士生敖明睿、周秀誠(chéng)為論文共同第一作者。研究工作得到了科技部、國(guó)家自然科學(xué)基金委、上海市科委等項(xiàng)目的資助，以及教育部創(chuàng)新平臺(tái)的支持。